製造半導體裝置之方法

专利摘要:
本發明揭示一種製造具有一相對較高之產率的半導體裝置之方法。在未圖案化及圖案化基板上識別之缺陷係經準確地定位且相對於彼此對準。可基於通常在一或多個晶圓圖中表達的適當對準之缺陷作出更明智之工藝控制決策。
公开号:TW201308461A
申请号:TW101111400
申请日:2012-03-30
公开日:2013-02-16
发明作者:Xin Song；Leonard Labua；Michael Plisinski
申请人:Rudolph Technologies Inc；
IPC主号:H01L21-00

专利说明:
製造半導體裝置之方法
本發明通常係關於半導體裝置之製造及用於管理此製造之方法。更明確言之，本發明係關於用於改進由製造工藝獲得之半導體裝置將如完成之後指定般發揮作用的可能性。
用於製造半導體裝置之工藝涉及許多步驟，此等步驟高度複雜且極其昂貴。基礎結構、材料及時間方面所必需之大量投資有助於仔細控制半導體製造工藝的產率。期望在經由重做或藉由選擇性廢棄一半導體基板或基板群組之部分或所有而改善問題之時，在製造工藝早期識別工藝偏差及材料缺陷。
經常借助於光學檢查偵測半導體基板中之缺陷。其他形式之度量及檢查亦可用於識別缺陷。對識別工藝偏差中之缺陷有用的技術實例包含(但不限於)多種波長之光下及多種解析度、橢圓偏光量測技術、反射量測術、衍射術、光聲技術、電子束檢查、掃描電子顯微術、原子力顯微術、紅外線顯微術、UV顯微術、干涉技術及可見光顯微術下的光學檢查及/或偵測。
藉由定義，術語「缺陷」將用於廣泛地指稱非期望之半導體基板之任何特徵部或特性部。若一特徵部或特性部降低半導體裝置或半導體裝置之群組在出現該特徵部或特性部之一或多個基板上之可操作性，則該特徵部或特性部係非期望的。在特徵部或特性部趨於降低半導體製造工藝之產率的情況下，該特徵部或特性部亦為非期望的。產率定義為可接受之品質的半導體對開始之半導體裝置之數量的比率。基於此等定義，在某些情況下且並非其他情況下，一特徵部或特性部可能為一缺陷。在特徵部或特性部(例如污染物、微粒、劑量/暴露曝光錯誤、散焦錯誤、層厚度變動或裂痕)藉由致使一個或多個一或多個半導體裝置呈現為不可靠或無法不可工作而降低半導體工藝之產率的情況下，該特徵部或特性部將被認作缺陷。在特徵部或特性部不會負面影響半導體製造工藝之產率的情況下或對產率之負面影響為可接受的情況下，特徵部或特性部不被認作缺陷。
熟悉此項技術者可瞭解仔細及持續地監測所有類型之特徵部及特性部對於可在為缺陷之特徵部及特性部，與非為缺陷但在改變之條件下(即，不同應用或處理條件)可變為缺陷之特徵部及特性部之間作區別是十分重要的。除了監測半導體製造工藝之外，特徵部及特性部之仔細追蹤及產率之量測係用於告知半導體裝置之設計及規格。
監測特徵部及特性部中遇到之一問題為難以在空間上將早期在半導體製造工藝中發生或出現之缺陷與稍後在工藝中可出現於半導體裝置上之圖案或半導體裝置對準。亦期望確保可相對於存在特徵部或特性部之特定半導體裝置確切地定位一早期缺陷。此對基板上之(若干)圖案(可相對該基板上之(若干)圖案比較或驗證特徵部或特性部之位置)之前存在的特徵部或特性部尤為困難。而且，定位特徵部及特性部中引入之任何錯誤可為複合型，其中正製造之半導體裝置相當小。在此等情況中，可能會將缺陷與其中不存在缺陷之半導體裝置或若干裝置不正確地相關聯。負責多次管理及監測半導體製造工藝之工藝工程師將經常捨弃過多量之半導體裝置，以避免意外包含或識別可能有缺陷的完全處理半導體裝置。可確切地決定一缺陷之位置且準確地識別半導體裝置，且僅該等受缺陷影響之半導體裝置係改進半導體製造工藝之產率的關鍵。
藉由適當地識別且追蹤特徵部或特性部且藉由達成此等特徵部或特性部之準確定位，可產生更有可能發揮功能且在運行時具有較低成本之半導體裝置。
因此，需要可將半導體基板之一缺陷與該缺陷在一半導體基板上之正確位置適當地相關聯的一些方法。亦為有利的是確保一缺陷與受該缺陷影響之半導體裝置或若干裝置適當地相關聯。
一種製造高品質及高利潤之半導體裝置的方法涉及確保一基板上識別之所有缺陷具有其等之準確識別之位置。本發明之此此實施例以檢查未圖案化基板以識別該基板上之一或多個缺陷(若存在任何缺陷)開始。記錄基板上發現之各缺陷的位置及定向。稍後，在基板上執行隨後之處理步驟。通常言之，此導致在基板上形成一些形式之圖案。檢查此目前圖案化之基板及識別缺陷(若存在)，並且記錄該等缺陷之位置及定向。鑑於將在目前圖案化之基板上發現在未圖案化基板上識別之缺陷的至少一部分，可在空間上將未圖案化基板上發現之該等缺陷與目前圖案化基板上發現之缺陷對準。此對準產生位置轉換，該位置轉換可用於修改未圖案化或圖案化基板之任一者上發現之經記錄之缺陷的位置。第4圖示意性繪示可如何使用識別為X方向上之一偏移，寬方向上之一偏移及旋轉偏移Theta的所得位置轉換來對準缺陷之各自圖案。
一旦發生準確對準，可更確切地作出工藝控制決定。隨後，可在更高產率下操作半導體製造工藝，且該等半導體製造工藝更具利潤。
在本發明之以下詳細描述中，參考形成本發明之一部分的附圖，且在附圖中，藉由圖解展示可實踐本發明之特定實施例。在圖式中，在若干視圖各處，相同數字描述大體上類似之組件。在足夠細節中描述此等實施例以使熟悉此項技術者實踐本發明。可利用其他實施例，且可在不脫離本發明之範疇下進行結構、邏輯及電氣改變。因此，以下詳細描述並非視作限制意義，且本發明之範疇僅由隨附申請專利範圍及其等效物界定。
以識別圖案化與未圖案化基板二者上之缺陷之步驟開始在未圖案化基板上識別之缺陷與稍後形成於相同基板上之半導體裝置的對準。第1圖示意性繪示一個類型之檢查或度量系統，該度量系統可用於識別一基板S上之缺陷。第1圖中繪示之光學檢查系統10類似於美國專利案第6,826,298號申請中所述之類型的檢查系統，該案之標的全部併入本文中。
光學檢查系統10包含一相機14及一照明器12，其等經建構及配置以擷取一基板S之一影像或若干影像。來自照明器12之光沿路徑16被導向至相機14之一光軸上。應注意，第1圖之圖解中的路徑16係在光纖中。但是，可使用常用且為熟悉此項者所知之轉鏡或其他光學元件(未展示)類型將來自照明器12之輻射導向至一光軸上。分光器18將來自照明器12之光輻射耦合至相機14之一光軸，使得來自照明器12之光入射於基板S上且呈大體上法線入射。光自基板S返回至相機14之一適當感測器(未展示)，該感測器擷取基板S之一影像。應注意，相機14可為任何有用之組態且可包含任何有用類型之感測器，包含擷取可稱為影像但在照片為可見之傳統意義上為不可見之資料之感測器。例如，相機14可為一區域掃描相機、一行掃描相機或一點感測器陣列。適當感測器可包含(但不限於)多種類型之電荷耦合裝置(CCD)、互補金屬氧化物半導體感測器(CMOS)、增強式電荷耦合裝置(ICCD)感測器、光電倍增管(PMT)及光電二極體感測器。
除了照明器12之外，可提供一額外或替代照明器13。通常言之，照明器12用於通常指稱明場照明時。將任何有用波長下之光以不會按法線沿著相機14之光軸反射的低掠射角朝著基板S導向光之照明器13係調適用於通常稱為暗場照明時。
在一些實施例中，可在逐影像基礎上，區域基礎上(即，如影像群組)，如像素群組之逐像素基礎上或在其中一起分析或評估一基板S之所有影像的串接基礎上分析或評估基板S之影像。在一實施例中，可將一整個基板S之影像縫接在一起以形成整個基板S之一大型影像。在另一實施例中，可在不將各個別影像縫接在一起的情況下，將影像及類似資料一起記錄於表示整個基板S之一資料結構中。在此等稍後之實施例中，此一資料結構經常稱為晶圓。除了相對於彼此配置整個基板S之影像之外，可記錄關於基板S之額外資訊。此類型之資訊的實例包含已在基板上識別之一或多個缺陷的位置。記錄於晶圓圖中之其他有用資訊包含度量資料，例如層厚度或臨界尺寸。熟悉此項技術者將容易理解可保存於一晶圓圖中之資訊的性質及範圍。
第2A圖及第2B圖示意性繪示一基板S之兩個晶圓圖表示。在第2a圖中，基板S為具有稱作形成於一邊緣中之平坦部20之對準結構的一半導體晶圓。該平坦部20由自動系統使用以將基板S與一檢查、度量或處理系統適當地對準。第2b圖繪示具有用於與第2a圖中繪示之平坦部20相同目的之缺口22的一基板S。第2a圖及第2b圖中繪示之此等基板之各者大體上未經圖案化，原因在於其等未在其上形成任何形式之結構。但是，可見第2a圖及第2b圖中繪示之基板S之各者在其上具有若干缺陷D。如上所述，此等缺陷D可為形成於基板S之表面中或沈積於基板S之表面上的碎片、裂痕、微粒、污點、劃痕或其他不需要的特徵部。
通常在處理之前檢查及/或分析未圖案化基板S，例如第2a圖及第2b圖中繪示之基板S。正是此用於識別之檢查及分析識別圖式中所示之缺陷D。假若基板S之各者具有可接受之品質，即基板S上發現之缺陷D的性質、大小、密度及/或總數為負責管理半導體製造工藝之工藝工程師所接受，則未圖案化基板S將經歷隨後的半導體製造工藝。此等工藝可包含(但不限於)蝕刻、研磨、沈積、沖洗、檢查、度量及類似操作。除了促進一未圖案化基板S朝著完全圖案化基板S進展之外，製造工藝中之各步驟可引入額外缺陷。因此，常見之做法為在製造工藝期間多次檢查或分析基板S。
第3圖繪示已至少部分被圖案化之基板S。如所見，個別半導體裝置26已形成於基板S上。第3圖中之基板S的晶圓圖表示亦包含關於基板S上識別之缺陷D的資訊。已發現，通常言之，圖案化基板S上發現之缺陷D之至少一部分將對應於未圖案化基板上發現之缺陷D，例如，如第2a圖及第2b圖中繪示之缺陷。但是，由於固有不確定性涉及未圖案化晶圓上發現之缺陷D的位置，所以並不期望將自未圖案化基板S獲得之資訊與自圖案化基板S獲得之資訊簡單地串接成一單個晶圓圖。實際上，較佳將由未圖案化基板S上發現之缺陷D形成之一圖案與圖案化基板S上發現之缺陷D之圖案匹配。如此做後，方可獲得位置轉換，該位置轉換可用於將來自未圖案化基板之影像及/或資料與來自未圖案化基板之影像及/或資料對準。在描述圖案化及未圖案化基板之相對評估中，重要的是緊記比較半導體製造工藝中之多個階段下的相同基板。換言之，將在未圖案化基板S上識別之缺陷與該相同基板S已被圖案化之後於其上發現之缺陷對準，該等缺陷本質上為相同缺陷。應注意，本文使用之術語「圖案化」具有廣泛意義，且指任何工藝步驟但可改變基板S之結構。
可使用任何適當之強度或基於特徵部之對準或配準演算法完成在一未圖案化基板S上識別之缺陷D與稍後圖案化狀態下的相同基板S上發現之缺陷D的對準。一些實例包含(但不限於)空間圖案匹配演算法(例如RANSAC)及頻域圖案匹配演算法(例如相位相關方法)。雖然亦可使用向量及其他記法，但已經通常以X,Y及θ記法獲得位置轉譯，可修改未圖案化基板S上識別之缺陷D之先前經指派之位置，以便將該等缺陷D與稍後階段在圖案化基板S上可見之相同缺陷D對準。換言之，將未圖案化基板S上識別之缺陷與已對基板執行中間工藝步驟之後的缺陷自身對準。通常藉由修改表示未圖案化基板S之晶圓圖中之經識別之缺陷位置而執行資料對準。雖然亦可修改表示圖案化基板S之晶圓圖中之資料，但是通常情況為需要較少步驟來修改代表未圖案化基板S之晶圓圖。
必需指出的是，在基板已被圖案化或以其他方式經歷隨後的處理步驟之後，未圖案化基板S上識別之許多缺陷可能為不可見。在一實施例中，工藝工程師可識別未圖案化基板S上發現之缺陷D的一子集，該子集將用於對準之目的之基準點。可根據若干標準之任一者進行識別或選擇工藝，包含(但不限於)缺陷位置、其大小、縱橫比或任何其他適當之標準，緊記此等標準通常將關於在稍後已執行處理步驟之後，出現於基板S上之效果的可能性。在其他實施例中，對準或配準演算法將使用來自圖案化及未圖案化基板之所有經識別之缺陷以用於對準之目的。在所有識別之缺陷用於對準目的之實施例中，可對演算法作出某些限制以防止不正確之對準。例如，在缺陷圖案之間的最大預期偏移為200 μ的情況下，可在可行解決方案組中省略要求大於200 μ之位移的位置轉換。
雖然可重複執行如上所述之對準，但是通常情況為僅需在已在未圖案化基板上識別之缺陷圖案與已在圖案化基板上識別之缺陷圖案之間執行一次對準。
除了對準未圖案化及圖案化基板上發現之缺陷圖案之外，本發明之步驟亦可用於識別檢查系統之間的變動。例如，比較識別圖案化或未圖案化基板上之缺陷位置的晶圓圖，與旨在識別基板上之相同缺陷位置的相同基板之晶圓圖可識別各自檢查系統之間的差異。此在不同檢查系統用於半導體裝置之製造工藝中的不同點時尤其有用。在製造工藝中之各自步驟處，在基板上使用相同檢查系統的情況下，基板之影像將經歷相同的光學像差及扭曲。因此，通常情況為僅需對準。但是，在使用來自不同製造商之檢查系統或使用不同模型之檢查系統的情況下，可基於不同類型及程度的光學像差及扭曲分別形成圖。在此情況下，可在由各自檢查系統產生之晶圓圖之間發生對準。此外，可如在未圖案化基板與圖案化基板上發現之缺陷圖案之間，或在各自圖案化基板上發現之缺陷圖案之間執行此對準。
一旦已完成對準，負責管理一基板S上之半導體裝置之製造的工藝工程師可更確切地評估基板S及形成於其上之半導體裝置26的品質。進一步言之，較佳之對準可容許產率管理系統(YMS)、自動缺陷分類系統(ADC)及電子資料分析(EDA)系統更準確地識別缺陷、識別工藝偏差、決定根源、修改工藝排程、重做基板及決定個別半導體裝置，基板之部分上的半導體裝置及基板上之所有半導體裝置的合格/不合格狀態。結果，利用本發明之半導體製造工藝或系統之產出可具有高品質的較高產率，且更具利潤。 結論
雖然上文提供多種實例，但是本發明並不限於該等實例之細節。儘管本文已繪示及描述本發明之特定實施例，然而熟悉此項技術者將理解經計算以達成相同目的之任何配置可代替所示之特定實施例。熟悉此項技術者將顯而易知本發明之許多調整。因此，本申請案意欲涵蓋本發明之任何調整或變動。顯然意欲本發明僅受以下申請專利範圍及其等效物限制。
10‧‧‧光學檢查系統
12‧‧‧照明器
13‧‧‧照明器
14‧‧‧相機
16‧‧‧路徑
S‧‧‧基板
18‧‧‧分光器
20‧‧‧平坦部
22‧‧‧缺口
D‧‧‧缺陷
26‧‧‧半導體裝置
X,Y‧‧‧位置偏移
θ‧‧‧角偏移
第1圖係可用作本發明之部分之一光學系統的一示意圖。
第2a圖係具有稱為一平坦部之一對準特徵部之一基板的一略圖，該平坦部形成於該基板中。
第2b圖係具有稱為一缺口之一對準特徵部之一基板的一略圖，該缺口形成於該基板中。
第3圖係於其上形成一圖案之一基板的一略圖。
第4圖係繪示在不同工藝步驟下於一基板上識別之缺陷之圖案之間的位置轉換的一略圖。
10‧‧‧光學檢查系統
12‧‧‧照明器
13‧‧‧照明器
14‧‧‧相機
16‧‧‧路徑
S‧‧‧基板
18‧‧‧分光器

权利要求:
Claims (12)
[1] 一種製造一半導體裝置之方法，該方法包括：檢查一大體上未圖案化之基板以在存在一或多個缺陷時識別任何缺陷；記錄該大體上未圖案化之基板上發現之任何經識別之缺陷之至少一部分之各者之一位置；在該基板上執行一處理步驟以於該基板上形成一圖案之至少一部分；檢查該目前圖案化之基板以在該目前圖案化之基板上存在一或多個缺陷時識別任何缺陷，記錄該目前圖案化之基板上發現之任何經識別之缺陷之至少一部分之各者之一位置；及將由該大體上未圖案化之基板上發現之任何經識別之缺陷之該至少一部分界定之一空間圖案，與由該目前圖案化之基板上發現之任何經識別之缺陷之該至少一部分界定之一空間圖案對準，經識別之缺陷之該等各自空間圖案之該對準在該大體上未圖案化之基板上識別之缺陷之該位置與形成於該基板上之一圖案之該至少一部分之間提供一位置轉換。
[2] 如申請專利範圍第1項之製造一半導體裝置之方法，該方法包括：提供一x,y位置偏移及一角偏移以界定一位置轉換，該位置轉換用於依據形成於該基板上之隨後形成之至少部分圖案之位置識別該大體上未圖案化之基板上之經識別之一缺陷之該位置。
[3] 如申請專利範圍第2項之方法，其進一步包括：修改一預定義工藝步驟，隨後將該經修改之工藝步驟應用於該半導體基板，該預定義工藝步驟之該修改係至少部分基於該對準步驟。
[4] 如申請專利範圍第2項之方法，其進一步包括：修改一預定義工藝步驟，隨後將該經修改之工藝步驟應用於該半導體基板上之至少一半導體裝置，該預定義工藝步驟之該修改係至少部分基於該對準步驟。
[5] 如申請專利範圍第2項之方法，其進一步包括：至少部分基於該對準步驟在額外處理中省略形成於一半導體基板上之一半導體裝置。
[6] 如申請專利範圍第2項之方法，其進一步包括：在該對準步驟之後，在至少部分在該對準步驟中識別之一組半導體裝置上執行至少一處理步驟。
[7] 一種製造半導體裝置之方法，其中至少部分地藉由將在一大體上未圖案化之基板上識別之經識別之缺陷，與在相同、隨後之圖案化基板上發現的缺陷對準而獲得該製造方法之一產出。
[8] 如申請專利範圍第7項之方法，其中至少部分使用該對準步驟以在進一步處理中省略若干半導體裝置，該等半導體裝置之一平衡經歷隨後處理，該隨後處理比進一步處理中省略之該等半導體裝置具有一通常更高感知之品質。
[9] 如申請專利範圍第7項之方法，其中至少部分使用該對準步驟以使若干半導體裝置經歷進一步處理，該等經進一步處理之半導體裝置具有與進一步處理中省略之該等半導體裝置大約相同之一感知品質。
[10] 一種製造一半導體裝置之方法，該方法包括：在一製造工藝中識別兩個或更多個階段下之一基板上之缺陷；表示該製造工藝中之該兩個或更多個階段下該基板上發現之該等缺陷具有各自晶圓圖；將該等各自晶圓圖之至少兩者中之該等缺陷對準以確保適當的缺陷對準及識別。
[11] 如申請專利範圍第10項之製造一半導體裝置之方法，該方法包括：將在代表一未圖案化基板之一晶圓圖中識別之缺陷與在代表一圖案化基板之一晶圓圖中識別之缺陷對準，兩個晶圓圖係來源於該相同基板。
[12] 如申請專利範圍第11項之製造一半導體裝置的方法，該方法包括：將在代表一未圖案化基板之一晶圓圖中識別之缺陷與在代表一圖案化基板之一晶圓圖中識別之缺陷對準，兩個晶圓圖係來源於該相同基板，該對準步驟進一步識別各對準缺陷相對於形成於該圖案化基板上之該圖案的一位置。

类似技术:

---

公开号 | 公开日 | 专利标题

---

TWI667717B|2019-08-01|對於關注之圖像群體之圖案之異常偵測

---

JP2006003364A|2006-01-05|ウエハ検査方法及びシステム

---

US8620063B2|2013-12-31|Polarization imaging

---

JP5225297B2|2013-07-03|ウエハー上に形成されたダイに於けるアレイ領域の認識方法、ならびに係る方法の設定方法

---

JP2011047724A|2011-03-10|欠陥検査装置およびその方法

---

US20090196489A1|2009-08-06|High resolution edge inspection

---

US10026011B2|2018-07-17|Mask inspection apparatus, mask evaluation method and mask evaluation system

---

KR101843055B1|2018-03-28|검사 방법 및 템플릿

---

TW200845259A|2008-11-16|Wafer fabrication monitoring systems and methods, including edge bead removal processing

---

US7953269B2|2011-05-31|Method for inspecting pattern defect occured on patterns formed on a substrate

---

TWI738780B|2021-09-11|用於大量圖案檢索之檢測及設計間之漂移之自動校正之系統及方法

---

TW201945720A|2019-12-01|檢測位於具有非重複特徵的背景中之晶粒重複程式化缺陷

---

JP3660763B2|2005-06-15|被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法

---

TW202004939A|2020-01-16|設計為基礎之對準之效能監控

---

US7602481B2|2009-10-13|Method and apparatus for inspecting a surface

---

TW200839916A|2008-10-01|Polarization imaging

---

TWI564981B|2017-01-01|製造半導體裝置之方法

---

KR101600128B1|2016-03-04|편광 이미징

---

US20070053578A1|2007-03-08|Pattern inspection apparatus and method and reticle for use therein

---

TWI730133B|2021-06-11|在邏輯和熱點檢測中使用z層脈絡以用於改善靈敏度及抑制滋擾的系統及方法

---

JP3676987B2|2005-07-27|外観検査装置および外観検査方法

---

JP2007322209A|2007-12-13|外観検査装置及び外観検査方法

---

WO2022044307A1|2022-03-03|アライメント装置及びアライメント方法

---

KR102369848B1|2022-03-02|관심 패턴 이미지 집단에 대한 이상치 검출

---

JP4450720B2|2010-04-14|欠陥検査方法

同族专利:

---

公开号 | 公开日

---

WO2012135513A1|2012-10-04|

---

TWI564981B|2017-01-01|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

US6512385B1|1999-07-26|2003-01-28|Paul Pfaff|Method for testing a device under test including the interference of two beams|

---

US7676077B2|2005-11-18|2010-03-09|Kla-Tencor Technologies Corp.|Methods and systems for utilizing design data in combination with inspection data|

---

DE102008021557B4|2008-04-30|2011-07-28|Globalfoundries Inc.|Verfahren zum Überwachen einer vorhergesagten Produktqualitätsverteilung|

---

法律状态:
2021-10-01| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

---

申请号 | 申请日 | 专利标题

---

US201161470456P| true| 2011-03-31|2011-03-31||

---